Communication system with a two-wire serial backbone bus for connecting bridges to s condary three-wire buses.	
Patent Number:	□ <u>EP0390978</u>
Publication date:	1990-10-10
Inventor(s):	HEUTINK FREDERICK HANS (NL)
Applicant(s):	PHILIPS NV (NL)
Requested Patent:	☐ <u>JP2288530</u>
Application Number:	EP19890200847 19890403
Priority Number(s):	EP19890200847 19890403
IPC Classification:	H04L12/40
EC Classification:	H04L12/40, H04N7/15M
Equivalents:	☐ <u>US5163048</u>
Cited Documents:	EP0269418; EP0108692
Abstract	
In a bus communication system using a dual unidirectional bus (28, 30) linking a plurality of bridges (32) 34), all data from the second unidirectional wire (30, REVDAT) are echoed on a first unidirectional wire (28, CLK (FWDDAT) by a head end station (20). Signals on this first wire are bivalent and contain both clock and data information. A non-selfclocked binary value is transmitted on the second unidirectional wire with an arbitration method based on a wired logical functionality (wired OR, wired AND). A bridge (32) has clock separation means and transfers the extracted clock on a third wire (36) along with the unclocked data on a fourth wire (38). Any access module (42) may transmit its data on a fifth wire (40) connected to the bridge and can synchronously read the packets.	
Data supplied from the <b>esp@cenet</b> database - I2	

## ⑩日本国特許庁(JP)

⑩特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平2-288530

®Int.Cl.⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)11月28日

H 04 L 12/40 H 04 B 3/00

6866-5K

7928-5K H 04 L 11/00

3 2 0

審査請求 未請求 請求項の数 14 (全13頁)

❷発明の名称 パス通信シズテム

②特 願 平2-88105

20出 願 平2(1990)4月2日

優先権主張 Ø1989年4月3日Ø欧州特許機構(EP) ®89200847.5

⑩発 明 者 フレデリック ハンス

オランダ国 アインドーフエン フルーネヴアウッウェッ

ヒユーテインク ハ 1

⑩出 顋 人 エヌ・ペー・フィリツ オランダ国 アインドーフェン フルーネヴアウッウェッ

プス・フルーイランペ ハ 1

ンフアプリケン

砂代 理 人 弁理士 伊東 忠彦 外1名

#### 明神音

- 1. 発明の名称 パス通信システム
- 2. 特許請求の範囲

時間よりも長い該送信についての所定の遅延で、 そこで優勢な 2 進情報値を、次順の自己クロック 二価情報パケットでコピーするために問い合わせ る遅延手段を有する通信パスシステム。

- 2. 該所定の遅延は該最大予定伝送時間の2倍未満である請求項1記載の通信パスシステム。
- 3. 該所定の遅延は該最大予定伝送時間に実質的 に等しい請求項1記載の通信パスシステム。
- 4. 該自己記録型情報パケットは、ヘッダ情報と、タイプ情報と、タイプパリティ情報と、データ情報と、データス情報と、ステータス情報と、一対のジャムピットセルとより成る案子のシーケンスのピット関連要素である請求項1または2記載の通信パスシステム。
- 5. 少なくとも2つの周辺局があり、そのうちの少なくとも1つはヘッダ及びタイプ情報によりフレームを開始するフレーム表示手段より成り、後者はそれぞれが特定の周辺局または後者の周辺局内のアクセスモジュールに割当可能の一連のメッセージスロットを示す請求項1乃至4のうち一項

記載の通信パスシステム。

6. 少なくとも2つの周辺局があり、そのうちの 少なくとも1つは少なくとも2つのアクセスモジ ュールと該第1及び第2ワイヤに直結されたブリ ッジ素子より成り、該ブリッジ素子はクロック信 号を該自己クロック型二価情報パケットから抽出 して、副クロック信号を第3ワイヤに、非自己ク ロック型二価情報パケットを第4ワイヤに出力す るクロック抽出手段を有し、該第3及び第4ワイ ヤは問題の該ブリッジ素子に接続されたいずれの アクセスモジュールにも送信し、後者のアクセス モジュールは後者のブリッジ素子に、別のワイヤ ード論理機能を実現する条件下でこのブリッジ素 子に該第2ワイヤへ送る夫々の特定2進情報値を 送信するための第5ワイヤにより送信する請求項 1乃至5のうち一項記載の通信パスシステム。 7. 裁定手段が設けられた個別スターペーション 防止手段より成り、各アクセスモジュールは個別 の順位番号とその実際の順位番号検出用の該第1 ワイヤにより送られた順位番号検出手段とを有し、

の情報送信信号値インターバルを問い合わせ、、該信号値を吸収し、そこで該第2ワイヤに非自己クロック出力信号値を生じさせるエッジ検出手段を有する請求項1乃至7のうち一項記載の周辺局。
11. 該第1及び第2ワイヤに接続され該エッジ検出器に基づいた抽出クロック信号を第3ワイヤに送るブリッジ局と、該二価情報パケットデータを受信する第5ワイヤにより送られる第4ワイヤとより成る請求項10記載の周辺局。

12. 該第3、第4、第5ワイヤと並列に接続された複数のアクセスモジュールより成る請求項11記載の周辺局。

13. 該第1及び第2ワイヤ用、該第1ワイヤから 入来するクロック信号用の第3ワイヤ用、該第1 ワイヤから入来するデータ信号用の第4ワイヤ用、 該第2ワイヤに予定される副データ信号を受信す る第5ワイヤ用の接続部を有する請求項10乃至12 のうち一項記載のブリッジ素子。

14. クロック信号受信用の第3ワイヤ接続と、該

裁定を勝ち取ったモジュールはそれがそれ自身よりも低順位の番号の優勢を検出するか、もしくは 該第1ワイヤの空き状態を検出するまではそれ自 身の順位番号を示そうと試みない請求項5又は6 記載の通信パスシステム。

8. 循環的質問パルスを発生させる調節可能発振器素子と、該第2ワイヤにより送られる入力により送られて関門パルスの制御下で少なくとも立上がりエッジを有する情報パケットを発生させるパパケットを発生させるパルス 整形手段を有するがれた ないかい 変 での 会 進情報内容を決定する 該質問パルス に関する ないの の うち の の らち 一項記載のエコーパッファ 局。

9. 該発振器は該所定の遅延を該最大予定伝送時間に実質的に等しい値に調節する調節手段を有する請求項8記載のエコーバッファ局。

10. 該第1ワイヤにより送られる第2入力と、該情報パケットの基準エッジの制御下で該パケット

クロック信号により確認可能なデータ信号受信用の第4ワイヤ接続と、該クロック信号の受信の後に改訂する副データ信号からの第5ワイヤ接続を有する請求項10乃至12のうち一項記載の周辺局に使用されるアクセスモジュール。

#### 3. 発明の詳細な説明

## 産業上の利用分野

本発明は同期メカニズムを設けられた2本のワイヤが延びる連続パス通信システムに係る。 よ 気 知られる V M E パス構成の実時間適用には、かかっちの最大の機器体成は、V M S パスランステムの最大の機器は、V M S パスランステムの最大の機器は、V M S パスランとものよりも多くの人力と出力を扱理及び出力を出力を表現したがってこれらを設めの分とは、 I / O システムの 面常必要とされず、 したがってこれらを設めの入りましたがっている。 根様成が好ましい。

従来の技術

周知の連続バス構成は所謂 V M S バスであり、これはスイス国、ジュネーブ、20、1211、リュ、デ、バレンベ、3の I E C 刊行の1986年12月1日、草案 C 2、 I E C 小委員会47B / 28による「I E C 821バスの連続バス」に説明されている。 V M S バスの簡単な説明は第1a 図及び第1b 図について示してあり、これらの図は V M S バスの種々の面を説明している。

VMSバスはデータラインにより教徒定メカニ
「ワイヤードOR」機能に基づく分散裁定メカニ
ズムを有する。特定のビット位置のデータライン
への「0」の配置を試み、データラインが「1」
になるのを認識するモジュールは、裁定過程を失ったと判断し、バスかの退したで複数のようでは、かくて、複数の場合によったのででは、最高のセンダーアドレスを有するもののみが裁定の次段階を生き残る。必要に応じてこれが続く。

単一のラック内では、VMSバスは背面の2つのトラックに沿って延びる:つまり、SERCLKとSERDAT。である。ここで、アスタリスクは反転信号値を示すものと理解される。背面は最高21ボードを有し、夫々は「アクセスモジュール」と呼ばれるVMSバスインタフェースを有する。最高32ラックが「延長VMSバス」によりリンクされる。このリンクはEIA RS-4

スと、2つの制御ビット(第1図のD/H)--方は1個以上のビットが選択された場合に「デー タセンダー」の行動を特定し、他方はヘッダを確 認する-を有する。タイプコードはデータフィー ルドの長さを示す:すなわち0、1、2、4、8、 16、32パイト、または「キャンセル」(つま り、「データセンダー」「データレシーパー」の いずれのデータバッファも現在得られない状態) である。ステータスフィールドはセンダーアドレ スまたはレシーパーアドレスを認識するパス上の モジュールがあるかどうか、またそれらが必要な 大きさのデータバッファを有するかどうかを表示 する。ジャムビット(通常「0」) はモジュール 間の誤ったフレーム同期を検出する:モジュール がフレームが進行中に開始ビットの発生を検出し た場合、それは、可能なフレームのいずれのもの より長い「し」の連続シーケンスを発生させる。 全モジュールはジャムビット位置で「1」を認知 し、フレームを拒否し、新しいフレームが開始す る前でジャムシーケンスの終わりを待つ。

85基準に従って信号EXTCLK及びEXTDATを流す2本の誤れ伝送ラインより成る。「ブリッジ」素子は、EXTCLKをSERCLK、EXTDATをSERDAT。に変換するため、ラックが延長VMSバスに接続される全地点で必要とされる。ブリッジ素子は完全透過性である;アクセスモジュールはそれらが延長システムのどの部分に位置するかにかかわりなく、裁定過程及びフレームの残りに参与しうる。

**b**:

「1」+「開始」=「1」; 「開始」+「0」=「開始」

この区別のため、VMSバスクロック信号はビットにつき4つの転換を与えられ、その転換は第1 b 図に名称がつけられている。C1-S1インターバルはC2-S2インターバルよりも長い一定の数であることが保証される。この差異は、適切なビット同期を維持するために全モジュールが実行しなければならない位相区別機能の基礎となる。

第1b図は背面についての信号を示す;延長信号は類似する。データ出力はC1とC2で変えられ、入力はS1とS2でサンプル化される。

VMSの利点

示されたシステムは以下のような種々の興味深 い特徴と利点を有する:

- 1 0 2 3 データセンダー (入力) 及び 1 0 2 3 データレシーパー (出力) のアドレスレンジ。 このレンジは大規模な 1 / 0 システムにも充分であり、なお多数のアドレスを他の様式の移送 - ステ

あり、衝突の危険を全く伴わず、トークンの移行に時間をとることもない。かくて、たとえばその入力での変化状況を検出するように設計された入力ボードはこの情報をそれ自身のイニシアチブでCPUに簡単に送ることができ、CPUに割り込みリクエストを送ったりポールされるのを辛抱強く待ったりすることはない。

- 他の便利な特徴は「リードフレーム」の構想である:CPUは入力ボードをボールするフレームを開始することができ、入力ボードは同一のフレームのデータフィールド中にそのデータを提供することができる。CPUからのリクエストフレームに続いて入力ボードからのデータを有するアンサーフレームがあるという伝統的かつ時間のかかる手続はかくて回避しうる。

VMSの欠点

さらなる調査の結果、種々の欠点も明らかとなった:

ーデータラインの両方向性は光ファイバとしての 実施には不適切である。 ークス及び制御メッセージ、同報通信、自己識別 メッセージ、I / O モジュール用内部再プログラ ミング情報を有するメッセージ等 – のために取っ ておくことができる。

- 多数のラックに延長することができる(最高32まで); したがって、延長可能の論理アドレス空間は自由な地理的余裕と調和する。さらに、バスの連続性と延長バスの高品質は分散 I / O システムの中核として適切である。

ー簡単な背面と比較的簡単で安いインタフェース 論理しか必要とせず、低コスト I / O システムが 実現可能である。

-フレーム長は可変で比較的短い(最大32データバイト): I / O システムで必要な迅速なアクセスと短時間の移送に便利である。極めて短時間の移送についてさえも、オーバヘッドは禁止されない: 33ビットである。

-分散裁定機構は、簡単な I / O モジュールについても、かなりの程度の自主性を可能にする。フレームの期間中にパスマスタになることは簡単で

- 適当なビット同期を維持するための各モジュール上に必要なクロック移送弁別器は 1 / Oボードの複雑さを増大させる。

- V M S バス用の現行の L S I サポートはシグネティックスコーポレーションにより独占的に製造される一組の 2 個の特殊集積回路の形式をとる:一つ (S C B 6 8 1 7 3) はフレームプロトコル用、もう一つ (S C B 6 8 1 7 1) はクロック位相判別用である。これは V M S バスの適用をI C 製造業者の供給方針に対して脆弱にするのである:各ポードレベルの生産物は両(出所を一にする) I C の継続性に依存する。

- 単一背面機器構成では、バスタイミングは非常に詰まっており、高速度で高電流のドライバを必要とする。かかるドライバの電磁干渉放射レベルは益々厳しくなる EMC基準と相容れないと思われる。

- 延長 V M S バスでは、ビットタイムは片道移動時間の約20 倍に等しくなる。対照的に、プロトコル及び裁定メカニズムについては理論上のビッ

トタイムは片道移動時間の 2 倍を越える必要はない。この伝送容量の「浪費」は、理論上のビット 速度でさえも衝突検出またはトークン移動に係る プロトコルに可能なビット速度よりも計数 1 0 ま たはそれ以上に遅いという事実に鑑みると、特に ・苦しいものとなる。

ーVMSパスでは、データの完全性を確実にし伝送エラーを検出することは最小とされる。延長パスで満たされたRSー485基準が電磁干渉に対し相当に強力であったとしても、データ完全性についてあったとしてもは、パスで耐難ないというれる手段の有効性においてはを目的信用に等しい。また、EXTDATラインの適用にする。

-16ビットI/Oボードへ向けたまたはそれからのデータ移送につき、33ビットオーバヘッドは可能なデータ速度の3分の2の実効損失を意味する。伝統的1/Oシステムでは、従来型平行バ

体素子またはワイヤと、第2二レベル一方向性媒 体素子またはワイヤとより成り、第1ワイヤに自 己クロック二価情報パケットを送る再送信手段を 有するエコーパッファ局とより成り、該情報パケ ットをその値に関して問い合わせる該クロックパ ルスの制御下において該情報パケットからクロッ クパルスを抽出するクロック抽出手段を有する少 なくとも一つの周辺局と、該問い合わせの後に該 第2ワイヤに自己決定型非自己クロック2進情報 値を与える送信手段とより成り、該第2ワイヤは 受信された2進情報値の制御下で総合2進情報値 を提供するワイヤード論理機能を有し、該エコー パッファ局は、該エコーバッファ局からの該情報 パケットの及び該2進情報値の該エコーパッファ 周への最大予定伝送時間よりも長い該送信につい ての所定の遅延で、そこで優勢な2進情報値を、 次順の自己クロックニ価情報パケットでコピーす るために問い合わせる遅延手段を有する通信パス システムを提供するという点において、本発明は 上記の目的を達成する。

スは考え得る「/O移送に充分な速度を有し適用である。」が表により、移送速度は適用ではない。 いいよっては充分では、VMSパスを使用ではない。 計数3の速度損失は相当についてをとと要確ではない。 対照的に、他の適用についてクセセスをはない。 がはない。 VMSパスされなければならない。 VMSパスされなければ、たとしても、この目的を達することはできない。

#### 発明の概要

本発明の目的はとりわけ、公式 V M S バス仕様に対していくつかの比較的小さい - しかし広範囲の - 変更を加えることにより、また該仕様にいくつかの追加規則 - とりわけ伝送速度を計数 1 0 だけ上昇させること - を加えることにより、有利な、特徴を失わずに上記の欠点を除去することにある。

その一側面によると、第1二レベルー方向性媒

本発明はまた、上記の通信システムに用いるエコーバッファ局、周辺局、ブリッジ素子、アクセスモジュールにも係る。

本発明の他の利点は、夫々の従属請求項におい て列挙されている。

### 構成説明

VMSバスの特殊な性質のために、この自明の

事実を明らかにしておく必要がある。一つのフレースの異なる部分は異なったモジュールによる作用を受ける。ヘッダは「ヘッダ・センダー」、タイプコード及びデータ及りのステータスは「データ・センダー」により作用される。結果とうで、完全なフレームの形を前もってとってはなく、正しいフレームにとってもない。

これら変化の結果として、以下が違成される。 一個々のモジュールはもはやクロック位相弁別器 を必要としない。

ーパスへのインタフェースは2個でなく1個の特殊なICしか必要とせず、製造業者の供給方針への気速いを軽減し、応用志向の設計者がそのASIC (応用志向集積回路) アプローチにつき決定する際の限界点を低くする。

- 単一背面構成においては、バスタイミングは同一のピット速度を維持しさらにはピット速度を幾分増大させつつ、緩和される。かくて、干渉の放出レベルを減少させるために何らかのスロープコントロールが導入されたり、及び/又は、ASIC設計を容易にするために、緩和されたタイミングがモジュールに伝えられる。

- 延在バスでは一方向移動時間の 2 倍である最少限度に極めて近いビットタイムが得られる;上記の安全率 2 は非常に良好な安全余裕に帰する; 2、30 パーセントで充分であろう; (実質的均一性が実用的なことが多い)。これら 3 つの場合

ルが送信エラーを検出したことが確実な場合は、常に、それはジャムシーケンスを生じさせ、全モジュールがフレームを拒否するようにし、必要な場合にはフレーム同期を再生させる。ジャムビットの倍加は多くのエラーカテゴリーを回避することが知られている。

上述のようはではいいでは、 はないではいいでは、 はいいでは、 はいででは、 はいでは、 はいででは、 はいででは、 はいでは、 は

の夫々において、ビット速度は(同一の機器構成で)従来技術のそれを相当に上回ることになろう。 一送信媒体の品質は継続的に監視される。しかし、システムの不変性は1ビットエラーについてしか 保証されないため、送信媒体の品質はマルチビットエラーの可能性を無視できるほど小さくするのに充分な程度でなければならない。これらの条件下で、データの完全性が確保される。

#### 追加規則

モジュールにつき極めて少ない数のでの不利な条件を発送におけるオーバーへのでの原理がある。「スロットで発送するために、スロットで発生された。フリーはなりで変更を表現している。中央処理させられたはアットにはアットで発生されば、フリールはそれが現行した。「であれば、カールにはないが、かにそれが、タイプコールにのが、カーであれば、タイプコールにのが、カーであれば、タイプロールにのが、カーである。たとえば、タイプを含めている。たとえば、タイプを含めている。たとえば、タイプを変更ないである。たとえば、タイプを発しているのである。たとえば、タイプを変更ないます。たとえば、タイプを変更ないます。

スロットの数を特定し、全アクセスモジュールは 特定のスロット番号を割り当てた。1スロットフ レームでは、モジュールはそれが特にアドレスさ、 れるまで待機しなければならない。その割り当て られたスロットが通ると、モジュールはデータを その中に蓄積したりそこから引き出したりする。 フレームのデータフィールドが最大の大きさたる 32パイトを割り当てられたとすると、16個の 16ピットモジュールがこのフレームに参与する ことができ、効果的なデータ速度は30%から約 87%まで増大する。第4a図及び第4b図を参 照するに、第4a図は16/53=30%のよう なフレームについての単一【/Oボードについて のデータ効率を示す。 第 4 b 図は 1 6 × 1 6 / 2 93 = 87%のような1フレームにおける16の 1/0ボードの場合についての「スロット応答」 を通じた効率での利得を示す。ここで、ヘッダは 3ピット開始コードを備えていると想定される; タイプコードはパリティピットを有する;トレイ ラー (TR) はパリティピットと、ステータスフ

ィールドと、2個のジャムビットより成る。

例として、アドレス 5 、 4 、 3 、 2 、 1 と各順位レベル 2 、 2 、 1 、 1 、 0 を有する 5 つのボードを考えてみる。すべてのボードが間断なくデータを伝送したいとする。上記の規則の下でそれら

がバスへのアクセスを得る順序及び種々のモジュール間でのバス伝送容量の分配は、第5図に示される。これは保証スループット原理である。記号・一・は、順位レベルでのいかなるモジュールもバスへのアクセスを得る資格がないことを示す。記号・一・・はバスへのアクセスを得られるモジュールは一切存在しないことを示す。したがって、バスは空となる。

#### 実施例

第6図は本発明による通信システムのブロック系統図である。本システムの中心は2本のワワセバスを必然がス28/30である。一方向性バスワイヤ28は組合せクロック及び順方向デー向データ信号を流す。ことでの一方の世間のパロークを音が単一の送信局を意味する。組み合送信息をではある。が、は一方で機能して、なりではありなエコーバッファ局20に取り付けられる。

他方、それはそのうちの一つがブラックボッピネックがブラックボッピネックまたはキャクまたなあった。 さらにに 別々のアクセれる。 きらいに 別々のアクされる かかアクされる でいた は キャピネット 局は が アクされる でった は チャピネット る でった は カール 4 2 、 4 4 8 は かくて 現れる 信号を送る で 現れる 信号を送る で 現れる 信号と 適合する。

最後に、ワイヤ40、50は逆方向データを送る。夫々のキャビネットまたはラック局によりそのブリッジ素子32、34を介して与えられた逆方向データは以下に説明する如く、バスワイヤ30上の逆方向データと結合する。エコーバッファ目6はワイヤ30上の夫々の信号要素を受信する。その出力は同様

に、ワイヤ28に送信する。クロック素子24は 素子26と並列であり、これもバスワイヤ28に 送信する。エコーバッファ局の表示は回路に関し てではなく、機能に関してなされている。回路に 関しては、以下に第8図について詳述する。

第 7 図は第 6 図のシステムで生じる種々の信号 のタイミング図である;ここで、実際の通信は一

該ブリッジ素子は内部遅延 t f b を有し、これは当初のトレース 6 8 の遅延された型であるがその他は不変である 7 0 が内部で得られるようにする。ブリッジ素子はたとえば変圧器または電気ー光学及び光学ー電気変換との光結合により生成されたガルバニック分離素子より成る。該遅延はスパイク等を緩和するフィルタ機能により起こされ

ルに含まれる情報の出所は無視される。

対一または一対多と想定される: 複数のソースか ら発した信号の裁定または信号合成は無視される。 種々のトレースにおいて、トレース68はブリッ ジ素子のうちの一つでワイヤ28に到途した特定 のピットの信号形を示す。本実施例では、バスワ イヤ30、40、50はトレース76、78、8 0 上でワイヤードOR機能の実現を可能にする。 すなわち、能動的、1、または高い信号化を生じ させる信号原は、同じワイヤでの他のいずれかま たは全ての信号源により、同時発生の受動的、0、 または低い信号化を不明瞭にする。原則として、 連続して延びるパス28/30は光ファイバ技術 またはガルパニックワイヤ技術において実現され る:3本ワイヤ連続パス36/38/40及び4 6/48/50にもこれが適用されるが、ここで はガルパニックワイヤが最適と思われる。光学に おけるワイヤードORの実現は、発生した光がそ の存在で暗状態を終了させる限りにおいては、伝 統的なものである;ガルパニックにおいては、ワ イヤードORの実施はカソードホロワ手段及び他

る。適用において、特に入力信号が光学的である 時には、フィルタは必要でなく、光学ー電気変換 がありさえすればよい。上記に加え、後置フィル 夕信号の前縁で固定遅延 t s b がビットセルの 2 つの情報内容間の区別を最適化するために開始す る。小遅延t10の後、これは(トレース72 を) データワイヤ3 8、48上での更新データ値 に換算する。幾分長めの遅延の後、クロックパル ス(トレース74)がクロックワイヤ36、46 上でt12の長さで発生する。このクロックパル スの初めでは、アクセスモジュールはライン38、 48で受信した「古い」データビットを取り入れ る。該クロックパルスの終わりでは、「古い」デ ータピットは終了したものとみなされ、短いイン ターパル(t13)の後に、トレース76で示さ れる如く、該アクセスモジュールは場合によりラ イン40、50上で更新されたデータピットを発 生させる。後者の更新データビットは該ブリッジ 素子の背面入力で受信される。アクセスモジュー ルにより発生させられたデータビットの値は、よ

り高次の構成を想定する場合を除き、最新受信データビットの値にビット毎の関係はないことに注目すべきである。

さらにまた短いインターバルt14の後、信号 変化はブリッジ素子の前面出力で逆方向データワ イヤ30に伝送される(78)。延在する連続バ ス28/30はかなり長く、エコーバッファ局へ 戻る伝搬遅延は5ns/メータバスの長さになる。 後者の表示の不正確さ及び可変性を別にすると、 周辺局からエコーバッファ局への幾何学的距離は 相当に変化しうる(トレース80)。ライン30 における信号変化は、ある程度のフィルタリング 遅延の後、トレース82で示される如くエコーパ ッファ局20内で問い合わせ可能となる。トレー ス84はエコーバッファ局20の内部動作の例を 示す:これはクロックパルスである。クロックパ ルスは内部発振器により発生させられ、トレース 86では上述のピットセル形を生じさせるものと して示される。クロックパルスの上昇エッジ(後 方エッジ)がトレース82での転換より少なくと

グを示す。その出力はデータフリップは遅延106の中央タップからの信号の制御下で、サンプル化を行う。該遅延は可調節発振器108により送信を受ける。発振器108の直接出力と、フリップ104からのサンプル化されたデータと、遅延106からの反転出力(反転素子110)はゲート112でAND演算される。素子114はファンアウトの都合上出力パッファである。第8a図は関連するタイムトレース(実際は第7図の抜粋)である:発振器(108)、遅延出力(106%)、中間タップ(106%)、サンプルデータ(104)、出力データ(114)。

第 9 図、第 9 a 図、第 9 b 図はブリッジ素子の回路構成と時間系統図を失々示す。入力 1 2 0 はクロックと順方向データを受信する。素子 1 2 2 は適用可能な場合にはガルバニック絶縁及びフィルタリングである。素子 1 2 4 は 3 つの出力 1 2 4 / 0 . 8 . 1 2 4 / 0 . 9 . 1 2 4 / 1 . 0 を有する遅延素子であり、後につけ加えられている

もt5uheのインターバルだけ遅いとすると、 この転換は順方向データセルでコピーされ、これ はトレース 8 6 で t d h e のインターパルの後に 現在または過去の転換に換算される。後者の転換 (またはその欠如) はビットセルを完成し、信号 は比較的長いインターバルの後にそれぞれのブリ ッジ(トレース68)に移送される。その時点で、 サイクルが再開する。トレース86での情報制御 された転換の後まもなく、トレース80でのさら なるデータ転換を行っても差し支えない。 . クロ ック(トレース84)の再現は、逆方向信号の戻 りについての最長遅延は上昇クロックエッジ(誤 差遅延 t 5 u h e を含む)の前に生じるようにし なければならない。必要な場合には、クロック周 波数は結果が得られるように調節すべきである。 種々のサブシステムの説明

第8図は第6図の構成に用いるためのエコーバッファ局のブロック系統図である。逆方向データは入力100に入来する。ブロック102は適用可能な場合のガルバニック絶縁及びフィルタリン

のは夫々の関連する端数の遅延を示す。第1出力はブロック122の出力信号のサンブリングを制御する。サンブルはフリップフロップ126に記憶され、出力ライバ128により緩衝作用を受後者は所面ドライバ128により緩衝作用を後後間であり、ゲート129でAND 前に背面に対して、ゲート129でAND 前にでであり、サース131で増幅がエックを繰りる。を発見するのでであり、といって120は前置遅延の後であり、トレース122は前置遅延の後であり、トレース122は前で表示し、トレース121は前で表示し、トレース121は前で表示し、トレース121は前で表示し、トレース121は前で表示し、トレース121は前で表示し、トレース121は前で表示し、トレース121は前で表示し、トレース121は前で表示し、トレース121は前で表示し、トレース121は前で表示してありである。

第10図、第10a図はそれぞれアクセスモジュール回路構成及びその時間系統図である。 頗方向データ140は背面クロック信号142の制御下でデータフリップフロップ144においてサンブル化される。データフリップフロップ144の

内容は該アクセスモジュールの内部論理 1 4 6 にて特に指定しない目的に用いられ、出力の結果は反転背面クロック(インパーク 1 5 0)の制御ででフリップフロップ 1 4 8 にてサンプル化される。最後に、ドライバ 1 5 2 が設けられる。第 1 0 a 図では、トレース 1 5 4 は背面クロックを示し、トレース 1 5 6 は順方向データである。データ内容は連用により決められ、特に与えられていない。

レースを示す図、第9図はブリッジ要素用の順回路構成を示す図、第9a図はその逆回路構成を示す図、第9b図は関連するタイムトレースを示す図、第10図はアクセスモジュール回路構成を示す図、第10a図は関連するタイムトレースを示す図である。

20 … エコーバッファ局、24 … クロック素子、26 … エコーバッファ、28、30、36、38、40、46、48、50 … バスワイヤ、32、34 … ブリッジ素子、42、44、52、54 … アクセスモジュール、53 … ブラックボックス、100、120 … 入力、102、122、136 … 絶縁、104、126、144、148 … フリップフロップ、106 … 遅延、108 … 発振器、110…反転素子、112、129 … ゲート、124 … 遅延素子、128、131、138、152 … ドライバ、130、133 … 出力ライン、134 … 接続部。

ッセージフォーマットを制御する局については、 ヘッダ及びタイプアイテムはアドレス可能メモリ から読み取られ、受信されたデータに関する計数 機構はマルチソースメッセージの場合には該デー タアイテムの起点を直接表示する。この計数機構 の最終位置は第4 a 図、第4 b 図でのフレーム終 端アイテムTRを起動する。

# 4. 図面の簡単な説明









